伊人久久国产精品,色综合久久久久,精品国产香蕉伊思人在线又爽又黄,国产激情对白一区二区三区四

網站首頁企業百科 產品百科 技術百科 人物百科

空翻現象 我有新說法
66 0
空翻現象,又稱為競態現象,是數字電路中的一個術語,指在同一個時鐘脈沖信號作用區間內,由于時鐘脈沖的寬度過大,觸發器出現在“0”“1”兩邏輯信號中多次翻轉的現象。它限制了同步RS觸發器在實際工作中的正常應用[1] 。

目錄

空翻現象技術簡介

圖1 空翻波形
同步RS時鐘觸發器有不完善的地方,即有所謂空翻現象。空翻是在基本RS觸發器的基礎上構造時鐘觸發器時,因導引電路C門和D門功能不完善而造成的一種現象,即在一次時鐘來到期間,觸發器多次翻轉的現象稱為空翻,如圖1所示。這違背了構造時鐘觸發器的初衷,每來一次時鐘,最多允許觸發器翻轉一次,若多次翻轉,電路也會發生狀態的差錯,因而是不允許的。因為在CP=1期間,時鐘對C門和D門的作用消失,數據端R和S端的多次變化就會通過C門和D門到達基本RS觸發器的輸入端,造成觸發器在一次時鐘期間的多次翻轉[2]

空翻現象解決方案

為了克服空翻現象,設計了時鐘觸發器的其他兩種結構:維持阻塞型和邊沿JK觸發器。
圖2 維持阻塞D觸發器[2]
(1)維持阻塞D觸發器的電路如圖2所示。從電路的結構可以看出,它是在基本RS觸發器的基礎上增加了4個邏輯門而構成的,C門的輸出是基本RS觸發器的置“0”通道,D門的輸出是基本RS觸發器的置“1”通道。C門和D門可以在控制時鐘控制下,決定數據D是否能傳輸到基本RS觸發器的輸入端。E門將數據D以反變量形式送到C門的輸入端,再經過F門將數據D以原變量形式送到D門的輸入端,使數據D等待時鐘到來后,通過C門和D門,以實現置“0”或置“1”[2]
JK觸發器是將兩個同步觸發器串聯成主從結構,如圖3所示。兩個觸發器用相反的時鐘控制,形成雙拍式工作方式,即將一個時鐘脈沖分為兩個階段:CP高電平時主觸發器接受輸入信號,狀態改變,而從觸發器停止工作,保持不變;CP低電平時,從觸發器接收主觸發器的輸出信號,跟隨主觸發器的狀態改變,而主觸發器停止工作,不再接收外部輸入信號。
圖3 主從觸發器示意圖[1]
時鐘脈沖由高電平轉換成低電平瞬間(下降沿),從觸發器開始工作,狀態發生改變,之后由于主觸發器停止工作不再改變輸出信號,因此從觸發器的輸入不變,觸發器狀態變化只發生在下降沿。這種觸發方式稱為主從觸發,在邏輯符號中,主從觸發方式用輸出端處的小直角符號標示[1]
參考資料


目錄
相關產品RElATED PRODUCTS